![pageSearch](/themes/hestia/images/page-search.webp)
斬新なハードマスク
![Nov 22, 2023](/themes/hestia/images/news-details-icon1.webp)
Scientific Reports volume 12、記事番号: 12180 (2022) この記事を引用
2501 アクセス
3 引用
1 オルトメトリック
メトリクスの詳細
この書簡は、フォトリソグラフィーに基づいたシリコン内のマイクロメソスケール構造の製造を妨げる大きな障害を解決するものである。 従来のフォトリソグラフィーは通常、滑らかで平らなウェーハ表面上で実行され、2D デザインを配置し、その後それをエッチングして単一レベルのフィーチャを作成します。 ただし、平坦でない表面やすでにエッチングされたウェーハを処理したり、構造内に複数のレベルを作成したりすることはできません。 この研究では、基板内にそのようなマルチレベルの階層的な 3D 構造を簡単に作成できる、クリーンルームベースの新しいプロセス フローについて説明しました。 これは、基板上に極薄の犠牲二酸化ケイ素ハードマスク層を導入することによって実現され、最初に複数回のリソグラフィーによって 3D パターニングされます。 この 3D パターンは、垂直方向に 200 ~ 300 倍に拡大縮小され、シングル ショットのディープ エッチング ステップによってその下の基板に転写されます。 提案された方法は、さまざまなトポグラフィーと寸法の特徴を使用して、エッチング速度と選択性を定量化することもでき、容易に特徴づけることができます。 この特性情報は、後で特定のターゲット構造を製造する際に使用されました。 さらに、この研究では、新しいパターン転写技術を、グレースケールリソグラフィーやチップスタッキングなどのマルチレベル構造を作成する既存の方法と包括的に比較しています。 提案されたプロセスは、他の方法と比較して安価で高速であり、標準化が容易であることが判明しました。これにより、プロセス全体の信頼性と再現性が向上しました。 これにより、いくつかのマイクロメソスケールデバイスの劇的な性能向上の鍵を握るハイブリッド構造のさらなる研究が促進されることを期待しています。
リソグラフィーベースのマイクロ・ナノ加工技術の進歩により、10 nm 未満の長さスケールからミリメートルスケールまでの構造をコスト効率よく大量生産できるため、世界中の技術に革命をもたらしました。 これらの構造の一部には、FET、IGBT1 などのナノメートルスケールの電子部品、光導波路 2、フレネルレンズ 3、フォトニックデバイス 4、マイクロナノ流体デバイス 5 などのサブミクロン機能が含まれます。 わずかに大きなマイクロ (1 ~ 100 μm) およびメソ (0.1 ~ 1 mm) スケールの特徴は、現代の技術ではさらに有用であり、マイクロ流体工学 6、冷却技術 7,8、電池研究 9、吸着脱着 10、脱塩 11、および触媒作用 12 において無数の応用が見られています。 。 遍在的で多用途であり、マイクロ・ナノ製造技術として不可欠であるにもかかわらず、従来のクリーンルームベースのリソグラフィーには 1 つの大きな制限があります。 このタイプの処理では、2.5D または単一レベルの構造 (図 1a、b) のみを効率的に作成できますが、マルチレベル、ハイブリッド、3D 階層構造 (図に示すように、複数の高さまたは深さのレベルを持つ構造) を確実に作成することはできません。図 1c ~ e) の深さは 1 ~ 5 μm を超えます。 従来の LELE (リソエッチング リソエッチング) ルートを通じて、2D 設計/パターン (2D でフィーチャ設計を完全に制御可能) が、まず犠牲マスク層 [通常はフォトレジスト (PR) と呼ばれる感光性ポリマー] 上にリソグラフィーによって配置されます。ウエハー上で。 このマスクは現在、ウェハ上の設計の露出部分をエッチングするための保護として使用されています。 1 回の「リソグラフィー + エッチング」により、デザイン全体を 1 つの特定の深さまでのみエッチングすることができるため、単一レベルの構造が得られます。 従来のLELEクリーンルームプロセスでは、通常、目的のマルチレベル構造を実現するために、複数回の「リソグラフィー+エッチング」を連続して行う必要がありました(図1f–i)。 このボトルネックは、すでに「リソグラフィー + エッチング」を 1 回繰り返し、エッチングされたフィーチャ (高さ ≥ 5 μm) が形成されたウェーハ上でのリソグラフィーの 2 回目のラウンドが不十分であるために発生します (図 1i)。 これは、ハイブリッド構造が既存のデバイスの性能の劇的な向上の鍵を握る時代において、製造上の大きなハードルとなります。 (ハイブリッド構造の有用性に関する詳細は、「影響」セクションを参照してください。)
3.0.CO;2-1" data-track-action="article reference" href="https://doi.org/10.1002%2F1616-3028%2820020618%2912%3A6%2F7%3C405%3A%3AAID-ADFM405%3E3.0.CO%3B2-1" aria-label="Article reference 16" data-doi="10.1002/1616-3028(20020618)12:6/73.0.CO;2-1"Article CAS Google Scholar /p>